株式会社シグリード

半導体LSI設計,IP開発,NAND解析,FPGAボード/FPGA評価基板販売,ディジタル回路設計,アナログ回路設計の株式会社シグリード(SIGLEAD Inc.)

半導体LSI設計,IP開発,NAND解析,FPGAボード/FPGA評価基板販売,ディジタル回路設計,アナログ回路設計の株式会社シグリード(SIGLEAD Inc.)

NEWS

NANDの信頼性を10倍以上に高める誤り訂正技術を開発

2010/5/19

当社は東京大学 大学院工学系研究科 電気系工学専攻 竹内健准教授との共同開発において、NANDフラッシュ・メモリの信頼性指標である許容不良ビット率を従来比で最大17倍に高める技術を開発することに成功しました。

誤り訂正符号の単位となるコード長を動的に最適化することによって、消費電力や通信速度はそのままにNANDフラッシュ・メモリの信頼性のみを高める技術です。この技術はNANDフラッシュ・メモリのコントローラLSIに搭載して使用します。

当社は本研究開発の成果を有効活用することによって、SSD向けコントローラLSIの性能向上を加速し、製品の市場供給を早期に実現させることを目指します。

今回の成果は2010年5月16~19日に韓国ソウル市で開催された「IEEE 2nd International Memory Workshop(IMW 2010)」で発表を行いました。また、技術の詳細に関しましては、技術者向け情報サイトTech-Onにて紹介されております。以下に引用いたします。

「NANDの信頼性を10倍以上に高める誤り訂正技術,東大らが開発」
http://techon.nikkeibp.co.jp/article/NEWS/20100513/182575/

東京大学 大学院工学系研究科 電気系工学専攻 准教授の竹内健氏とSIGLEAD社らのグループは,NANDフラッシュ・メモリの動作信頼性の指標となる許容不良ビット率を従来比で最大17倍に高める技術を開発した。誤り訂正(ECC:error correcting code)の単位となるコード長(codeword)を,NANDフラッシュ・メモリの疲弊度に応じて動的に変化させることにより,消費電力の増大やデータ読み出し速度の低下を抑えつつ信頼性を高める。SSDなど,NANDフラッシュ・メモリを使うストレージ・デバイスのコントローラICに向ける。

NANDフラッシュ・メモリの誤り訂正では,コード長を長くするほど許容できる不良ビット率を高められる。ところが,コード長を長くすると,ECC回路の消費電力が増大したり,メモリのデータ読み出し速度が低下してしまう。このため,コード長をむやみに長くすることはできず,現行のNANDフラッシュ・メモリでは512バイトに固定している。

今回,東京大学らが開発したのは,NANDフラッシュ・メモリの書き換え回数(または誤り発生回数)を動的にモニターし,その結果に応じて,512~32Kバイトの範囲でコード長を可変とする技術である。コード長を上限の32Kバイトまで伸ばした場合,コード長が512バイトの場合に比べて,許容ビット不良率は17倍に高まるという。

今回の技術では,ECC回路のコード長をあらかじめ長く設定しておく手法に比べて,ECC回路の消費電力やNANDの動作速度で優位になる。例えば,NANDフラッシュ・メモリがあまり疲弊しておらず,コード長を512バイトに設定した状況では,コード長が32KバイトのECC回路を実装しておく場合に比べて,ECC回路の消費電力を98%低減でき,データ読み出し速度を2.6倍に高められる。

NANDフラッシュ・メモリの誤り訂正のコード長の上限は,一般に用途によって異なる。東京大学らの試算では,携帯電話機や携帯型音楽プレーヤーなど,それほど高い動作速度が求められない用途では16Kバイト程度まで,SSDのように高速動作が求められる用途では8Kバイト程度となるという。今回の技術について東京大学らは,コード長の上限を用途に応じてファームウェアで設定するといった実装手法を想定している。

研究グループは今回の成果を,2010年5月16~19日に韓国ソウル市で開催中の「IEEE 2nd International Memory Workshop(IMW 2010)」で発表した。

以上

2010年5月19日
株式会社シグリード
代表取締役社長兼CEO 江角 淳